❮
Skip to content
EDA All-in-one
Main Navigation
🔥EDA环境
🔥前后端脚手架
🔥前端组件库
🔥ExpeditionPCB
🔥PADS
🔥Allegro
🍦Windows
🍦虚拟机服务器
🍸Python
🍸NotePlus++
🍸UltraEdit
🍸VSCODE
🍸IDEA
🍸Git
🍬vitepress
🍬nodejs
🍬组合
🍓基础
🍓配置中心
🍓数据库
🍓存储
🍓私有服务器
🍓项目
🍓其他
团队成员
本站资源
联系我们

资源

视频教程
微信公众号
github
😈AI导航
😈提示词
赞助

Appearance

Sidebar Navigation

开始

简介

快速上手

配置文件

封装设计

全流程设计

使用技巧

调试环境

调试脚本

调试技巧

交叉使用

应用

基础函数

高频函数

通用函数

练习广场

脚本

第三方整合

章节导航

全流程设计

✈️🐹✅

✅环境配置
✅新建工程
原理图设计
✅原理图编译与打包(生成网络表)
✅PCB同步原理图
✅PCB预设(设计参数、规则)
✅PCB导入导出结构图纸
✅布局
布线
✅铺铜
PCB后处理(MARK、阻焊、钢网、丝印)
文件检查
✅DRC检查
✅输出钻孔数据
✅输出制版数据
✅输出坐标文件
✅输出PDF图纸(原理图 + PCB)
Pager
上一页封装设计
下一页使用技巧
ICP备案号:粤ICP备2025441653号-1
导航按钮
粤公网安备44030002007642号